DatasheetsPDF.com

K561TM2

ETC

2-stage (Master-slave) D flip-flop

Корпус: DIP-14 Микросхема К561ТМ2 представляет собой два двухступенчатых (master-slave) D-триггера со входами асинхронн...


ETC

K561TM2

File Download Download K561TM2 Datasheet


Description
Корпус: DIP-14 Микросхема К561ТМ2 представляет собой два двухступенчатых (master-slave) D-триггера со входами асинхронной установки и сброса и противофазными выходами. Основные характеристики м/с К561ТМ2: Напряжение питания (Vdd) +3..+15V (max 18V) Вых. напряжение лог. 0 <0,05V Вых. напряжение лог. 1 >Uпит-0,05V Рабочий диапазон температур -40oC..+85oC Корпус DIP-14 Импортный аналог CD4013/HEF4013 Назначение выводов м/с К561ТМ2: Условное обозначение триггеров К561ТМ2: Микросхема К561ТМ2 по входным и выходным уровням сигналов совместима с другими ИС стандартной КМОП логики серии 40xx/К561. Двухтактный D-триггер микросхемы К561ТМ2 работает следующим образом: По фронту первого импульса синхронизации на входе C логический уровень со входа D записывается в первый однотактный D-триггер. По фронту второго синхроимпульса на входе C информация записывается во вторую ступень триггера и на выходе Q устанавливается уровень, присутствовавший на входе D перед первым синхроимпульсом. Таким образом, на выходе двухтактного D-триггера сигнал задерживается на один такт (период следования синхроимпульсов). Входы установки (S) и сброса (R) не зависят от импульсов синхронизации т.е. являются асинхронными. Они имеют активный высокий уровень (лог."1"). Поступление высокого уровня на один из входов R или S устанавливает обе ступени D-триггера соответственно в "0" или "1" независимо от состояния входов C и D. Длительность импульса синхронизации на входе C должна быть не менее 100нс с кру...




Similar Datasheet




@ 2014 :: Datasheetspdf.com :: Semiconductors datasheet search & download site. (Privacy Policy & Contact)