Document
www.DataSheet4U.com
MC68HC08AS20 Data Sheet
M68HC08 Microcontrollers
Rev. 4.1 MC68HC08AS20/D July 13, 2005
freescale.com
Advance Information — MC68HC08AS20
List of Sections
Section 1. General Description. . . . . . . . . . . . . . . . . . . . . . . . . . 27 Section 2. Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 Section 3. Random-Access Memory (RAM) . . . . . . . . . . . . . . . 51 Section 4. Read-Only Memory (ROM) . . . . . . . . . . . . . . . . . . . . 53 Section 5. Mask Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 Section 6. Electrically Erasable Programmable ROM (EEPROM) . . . . . . . . . . . . 59 Section 7. Central Processor Unit (CPU) . . . . . . . . . . . . . . . . . . . 71 Section 8. Clock Generator Module (CGM) . . . . . . . . . . . . . . . 89 Section 9. System Integration Module (SIM) . . . . . . . . . . . . . . 117 Section 10. Low-Voltage Inhibit (LVI) . . . . . . . . . . . . . . . . . . . . 141 Section 11. Break Module (Break) . . . . . . . . . . . . . . . . . . . . . . 147 Section 12. Monitor ROM (MON) . . . . . . . . . . . . . . . . . . . . . . . 153 Section 13. Computer Operating Properly (COP). . . . . . . . . . 163 Section 14. External Interrupt (IRQ) . . . . . . . . . . . . . . . . . . . . . 169 Section 15. Input/Output (I/O) Ports. . . . . . . . . . . . . . . . . . . . . 177 Section 16. Timer Interface (TIM) . . . . . . . . . . . . . . . . . . . . . . . 199 Section 17. Serial Communications Interface (SCI) . . . . . . . . 231 Section 18. Serial Peripheral Interface (SPI) . . . . . . . . . . . . . . 271
MC68HC08AS20 — Rev. 4.1 Freescale Semiconductor Advance Information 3
N O N - D I S C L O S U R E
A G R E E M E N T
R E Q U I R E D
R E Q U I R E D
Section 19. Analog-to-Digital Converter (ADC) . . . . . . . . . . . 305 Section 20. Byte Data Link Controller–Digital (BDLC–D) . . . . . 317 Section 21. Electrical Specifications . . . . . . . . . . . . . . . . . . . . 365 Section 22. Mechanical Specifications . . . . . . . . . . . . . . . . . . 379 Section 23. Ordering Information . . . . . . . . . . . . . . . . . . . . . . . 381
N O N - D I S C L O S U R E
Advance Information
A G R E E M E N T
MC68HC08AS20 —Rev. 4.1 Freescale Semiconductor
4
Advance Information — MC68HC08AS20
Table of Contents
Section 1. General Description
1.1 1.2 1.3 1.4 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .27 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 MCU Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Section 2. Memory Map
2.1 2.2 2.3 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 Input/Output (I/O) Section. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
MC68HC08AS20 — Rev. 4.1 Freescale Semiconductor
Advance Information 5
N O N - D I S C L O S U R E
1.5 Pin Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 1.5.1 Power Supply Pins (VDD and VSS) . . . . . . . . . . . . . . . . . . . 32 1.5.2 Oscillator Pins (OSC1 and OSC2) . . . . . . . . . . . . . . . . . . . 33 1.5.3 External Reset Pin (RST) . . . . . . . . . . . . . . . . . . . . . . . . . . 33 1.5.4 External Interrupt Pin (IRQ). . . . . . . . . . . . . . . . . . . . . . . . . 33 1.5.5 Analog Power Supply Pin (VDDA/VDDAREF). . . . . . . . . . . . . 33 1.5.6 Analog Ground Pin (VSSA/VREFL) . . . . . . . . . . . . . . . . . . . . 33 1.5.7 External Filter Capacitor Pin (CGMXFC). . . . . . . . . . . . . . . 34 1.5.8 Port A Input/Output (I/O) Pins (PTA7–PTA0) . . . . . . . . . . . 34 1.5.9 Port B I/O Pins (PTB7/ATD7–PTB0/ATD0). . . . . . . . . . . . . 34 1.5.10 Port C I/O Pins (PTC4–PTC0). . . . . . . . . . . . . . . . . . . . . . . 34 1.5.11 Port D I/O Pins (PTD6/ATD14/TCLKA–PTD0/ATD8) . . . . . 34 1.5.12 Port E I/O Pins (PTE7/SPSCK–PTE0/TxD) . . . . . . . . . . . . 35 1.5.13 Port F I/O Pins (PTF3/TCH5–PTF0/TCH2) . . . . . . . . . . . . . 35 1.5.14 J1850 Transmit Pin Digital (BDTxD) . . . . . . . . . . . . . . . . . . 35 1.5.15 J1850 Receive Pin Digital (BDRxD) . . . . . . . . . . . . . . . . . . 35
A G R E E M E N T
R E Q U I R E D
R E Q U I R E D
Section 3. Random-Access Memory (RAM)
3.1 3.2 3.3 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51
Section 4. Read-Only Memory (ROM)
4.1 4.2 4.3 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53 Introduction . . . . . . . . . . . . . . . . . . . . . . ..